外部输入信号存储装置通过FPGA通过IOB访问模块提供，并直接集成在FPGA中。如果IOB模块的存储器模块是FPGA的外部输入信号，则可以节省时间。默认值是0。

NOB FPGA简化了不同电气标准，一些基团（BANK），每个VCCO接口标准的接口定义，只有VCCO基，以及其它基团, VCCO中，只有已被分为标准电端口彼此它可以连接。 VCCO电压是标准接口的基本要求。

2) 可配置逻辑块（CLB）

CLB是FPGA中的主要逻辑块。 CLB的实际数量和特性因器件而异，但每个CLB都包含一个可配置的4或6输入开关矩阵，一些选择器电路（多路复用器等）和触发器。 组件。 开关矩阵非常灵活，可以配置为处理组合逻辑，移位寄存器或RAM。 在FPGA器件中，Xilinx CLB由几个（通常是四个或两个）相同的片段和附加逻辑组成。 每个CLB模块不仅可用于实现组合逻辑，串行逻辑，还可用作分布式RAM和分布式ROM。

因为是由内置在RAM中的程序来进行对FPGA的安装。 因此，在操作过程中，对芯片上的RAM进行编程是必须的。 不同的编程方法可以设置不同的配置。当电源打开时，FPGA芯片载入芯片上的RAM中的数据是EPROM的数据。 FPGA开始工作是在设置完成之后。FPGA白色元件被恢复，所有内部逻辑结束是在停止供电之后。FPGA是能够反复被利用的[ ]。 FPGA的编程没有特殊性所以特殊的FPGA编程器是不必要的，普通的EPROM编程器PROM就可以对FPGA进行编程。 您只需更改EPROM的相关设置就可对FPGA进行更改。  因此，相同的FPGA，不同的程序数据可以创建不同的电路功能。 因此，FPGA的使用非常灵活。

1.2  课题的任务及内容

1.2.1 系统设计任务

本文主要设计用FPGA作为控制器以DDS作为技术基础的信号发生器，其中模块主要包括DA高速输出模块，信号显示模块。

1.2.2系统设计目的

该项目的主要目标是加深对最低FPGA设备的了解，利用origin8.0来加强软件的应用，进一步深化信号发生器的性能和特点以及操作原理。 信号发生器的最终完成。

1.2.3 系统设计要求

要求基于FPGA利用硬件描述语言设计一个可输出三角波、正弦波、方波、梯形波等波形的信号发生器。频率在1HZ-10MHZ之间可调，幅度在0-5V之间可调。

2 DDS原理

2.1  DDS基本原理介绍

直接数字合成器DDS（直接数字频率合成器），也可以调用DDFS。这是一种频率合成方法，具体合成波形是直接从相位概念。 DDS在控制波形的初始相位的基础上还能够产生不同频率的正弦波。 1971年，它由美国科学家J.蒂尔尼等人在“数字频率合成器”中提出。但由于当时的整体技术处于相对落后的状态，和现代的技术有较大的差距，在具体的应用和推广中， DDS技术的局限性相当大。虽则时间的变化技术慢慢开始成熟它已经不是什么新技术了而是成为了常规使用的技术，和以前的技术不一样的是，DDS处于转换的频率和频率。该决议具有很大的优势，特别是在无线通信和网络通信领域。